\* NOTICES \*

2000 150983

Japan Patent Office is not responsible for any damages caused by the use of this translation.

Mobility wonders 1. This document has been translated by computer. So the translation may not reflect the original precisely.

2.\*\*\*\* shows the word which can not be translated.

3.In the drawings, any words are not translated.

#### DETAILED DESCRIPTION

[Detailed Description of the Invention] [0001]

The technical field to which invention belongs this invention -- a hall device -- especially -- very -- a thin shape -- and the judgment of the quality at the time of mounting can be performed without destroying an element, and it is related with a small hall device with still simpler formation of a semiconductor device portion, and its manufacture method

[Description of the Prior Art] The hall device is widely used as the rotation position detection sensor for drive motors, such as VTR, a floppy disk, and CD-ROM, or a potentiometer, and a gearing sensor. The demand to the formation of a hall device nearby thin shape has become strong increasingly with the miniaturization of these electronic parts.

[0003] The present general hall device fixes the semiconductor device which becomes essential into the portion called island section of a leadframe from the semiconductor thin film felt [ which has an internal electrode ], connects a leadframe and an internal electrode by the metal thin line, subsequently carries out the mould of the portion which includes a part of wrap leadframe for a semiconductor device with a resin, and is manufactured through processes, such as de-burring, foaming, and electromagnetism-inspection. Drawing 12 is drawing showing the appearance of the comparatively small element mentioned above as an example of the element manufactured by doing in this way, (A) is a side elevation and (B) is a plan. Length L and width of face W in which 0.8mm and width of face w included 1.25mm and the leadframe in height h are 2.1mm, respectively.

[0004] Height is 0.55mm with the projection size whose height is 0.6mm or 2.1x2.1mm with the projection size of 2.5x1.5mm including the leadframe whose dimension of the smallest hall device marketed now is an external electrode at the time of mounting. It has been the feature that the height of these elements is low.

[0005] Furthermore, since it miniaturizes, the tape career method between which a leadframe is not made to be placed is proposed. This method is a way which connects the polar zone of a semiconductor device to a tape by the bump, and is mounted in a mounting substrate etc. Thickness is restricted also for this an intervened part of the thickness of a tape. [0006] The thin hall device is extremely indicated under the name of the chip hall device by JP,60-244082,A and JP,60-244084,A. That is, it has the magnetic force sencor covered with the protective coat while being formed on the nonmagnetic ceramic substrate front face, and the electrode layer for external connection, and it is the hall device which a leadframe or mould resin does not have, either, and is very thin. However, by vacuum evaporationo, it must be made for the above-mentioned electrode to have to adhere also to the side, and it needed special vacuum evaporationo technology for contact of an electrode and a magnetic force sencor (refer to JP,60-244083,A and JP,61-59786,A).

[Problem(s) to be Solved by the Invention] this invention solves the conventional trouble mentioned above, it is a thin shape very much, and the judgment of the quality at the time of mounting can be performed, without destroying an element, and formation of a semiconductor device portion makes it a technical problem further for pellet size, i.e., the size of a hall device, to offer an equal hall device and its manufacture method substantially with the size of a pellet simple. [8000]

[Means for Solving the Problem] This invention persons reached the conclusion that there was a limitation in the miniaturization and thin-shape-izing on projected area naturally, as long as a leadframe which was mentioned above was used, as a result of repeating examination wholeheartedly. Although the mould of the element is carried out, even if the mould size itself is made to about 1.5x1.5mm, it is necessary to form for mounting of the leadframe overflowing from there, and the \*\*\*\* broth portion has become the fetters of a miniaturization. Moreover, there is a limitation also in reduction in height because there is [ that there is a limitation also in making a leadframe thin, ] wrap need by the mould resin about the front reverse side of a leadframe.

[0009] this invention left such a conclusion and was made from the device which makes the size of the whole hall device a mould size grade also including a real wearing electrode.

[0010] That is, the hall device by this invention is characterized by covering the portion in which it has the semiconductor device which equipped the upper surface of the heights of the nonmagnetic insulation substrate of a convex configuration with the internal electrode which consists of a magnetic force sencor and a metal, the conductive resin layer is formed in the aforementioned internal-electrode top and a part of side of the aforementioned heights, and the aforementioned magnetic force sencor and the aforementioned conductive resin layer of the aforementioned internal electrode are not formed by the

protective coat.

[0011] Moreover, the hall device by this invention is characterized by forming the portion equivalent to the side of the non-insulation substrate of a convex configuration in the metal layer.

[0012] Moreover, the manufacture method of the hall device by this invention The process which forms the semiconductor thin film felt on the surface of a substrate, forms the internal electrode which becomes the shape of a pattern of the last hall device from many magnetic force sencors and metals at this semiconductor thin film, and forms many semiconductor devices collectively, The aforementioned magnetic force sencor of each hall device, and a part of aforementioned internal electrode by the protective coat A wrap process, The process which buries a part of aforementioned slitting section [ at least ] ranging over the internal electrode of the process which puts slitting into the aforementioned substrate, and the semiconductor device which adjoins each internal electrode of the aforementioned semiconductor device so that each semiconductor device may be separated, and forms conductive resin, And it is characterized by having the process which cuts the aforementioned substrate along with the aforementioned slitting section, and individualizes many hall devices.

[0013] Moreover, the portion equivalent to the side of each element is characterized by using the substrate formed in the metal layer, and by the aforementioned manufacture method, after the manufacture method of the hall device by this invention individualizes many hall devices, it is characterized by giving the process which covers the metal suitable for soldering to the conductive resin layer of a semiconductor device, and the exposed metal layer of a nonmagnetic insulation substrate.

[0014] With [ a hall device ] such structure, height became realizable with the projection size of 0.8x1.5mm by the method with the very simple hall device of small and a thin shape of 0.3mm.

[0015] The semiconductor thin film of 3 yuan of compound semiconductors, such as an indium antimonide, gallium arsenide, and an indium arsenide, or (an indium, gallium) - (antimony, arsenic) or 4 yuan felt [ which constitutes the semiconductor device in the hall device of this invention ] can be chosen from a compound semiconductor thin film. The so-called quantum effect element can also be used. Although are formed on various substrates, and these compound semiconductor thin films can use inorganic substrates, such as glass substrates, such as nonmagnetic ceramics and a quartz, and sapphire, as the substrate, they are cheap and ceramics can use them suitably in that it is stable to a process.

[0016] More, as a semiconductor device of high sensitivity, a semiconductor thin film is once formed in a good crystalline substrate by vacuum evaporationo, and there is a gestalt which copied it to the above-mentioned nonmagnetic substrate through the resin. Although this invention person etc. has proposed various the vacuum evaporationo methods for a raise in the mobility of an indium-antimonide system, i.e., high-sensitivity-izing, he can apply the semiconductor thin film produced by these methods suitable for this invention (refer to JP,1-13211,B, JP,1-15135,B, JP,2-47849,B, and JP,3-59571,B). [0017] the gold streak whose patterning of a magnetic force sencor and the polar zone is the conventional assembly method --when taking the bonding method, the present condition is having to pass through the process of the application of a photosensitive resist, dryness, patterning, and resist removal, and having become a neck on productivity no less than at least 3 times Since it becomes the structure connected to an external electrode by conductive resin according to this invention, large process shortening will be achieved.

[0018]

[Embodiments of the Invention] Generally a semiconductor device is simultaneously \*\*\*\*\*\*(ed) in large numbers on a wafer through a multi-stage process. Since it is used as a galvanomagnetic device (hall device) in that case, generally they are collectively formed by four internal electrodes about one element. It is one of the features of this invention to enable it to connect to an immediate external electrode without making metal thin lines, such as gold, placed between the internal electrodes.

[0019] A wafer which was mentioned above is prepared and many internal electrodes are formed in many semiconductor devices on the wafer. Metals, such as aluminum, Cu, and Pd, are applied as a material of an internal electrode. As the formation method, plating, vacuum evaporationo, etc. are applicable. Among those, Cu by electroless deposition can use it suitably at a conductive point and the conductive point which can be formed cheaply.

[0020] Next, the process which forms a protective coat on a magnetic force sencor at least continues. Under the present circumstances, it is simple to use a photopolymer. For example, if a solder resist and a photosensitive polyimide are used, a protective coat can be formed with a sufficient precision according to the exposure development process using the ordinary mask. Moreover, the so-called passivation layer which carries out the laminating of a metallic oxide or an insulator like glass on \*\*\*\*\*\* at least in this stage or the stage in front of it, and aims at improvement in reliability more can also be prepared. [0021] Subsequently, the process which puts in slitting follows a substrate so that each semiconductor device may be separated. As for this process, it is simple that dicing performs.

[0022] It is also the feature of this invention to use the pattern of an internal electrode as the pattern for tying to an external electrode as it is. Therefore, a conductive resin layer is formed on a metaled internal electrode. for example, the gestalt which stencils conductive resin on a wafer by printing -- or the gestalt which gives a conductive resin layer using the so-called lift-off method is taken A more desirable gestalt forms a conductive resin layer so that the internal electrode of an adjacent element may be straddled in that case. Under the present circumstances, a conductive resin layer is well formed also in the portion of the side of the above-mentioned slitting section which is following the substrate upper surface at least. A conductive resin layer is formed from the upper surface till the place of at least 0.1 mm.

[0023] The etching process for carrying out patterning of a magnetic force sencor is performed before formation of the internal electrode by the metal, or to the back. A conductive resin layer is formed on a metal internal electrode at the thickness of 0.02mm or more. The following problems arise that this thickness is less than 0.02mm. That is, although the polar zone is

formed with solder in case an element is mounted in a substrate after completion of an element, a conductive body is consumed by solder at the time of melting of solder, and it may lead to an open circuit. Moreover, the thickness of a conductive resin layer needs to be larger than the thickness of the protective coat mentioned above. Otherwise, a protective coat becomes obstructive and mounting to the exterior becomes difficult. If the thickness of a conductive resin layer becomes thin, the resin formed in a surface magnetic force sencor side will be still thinner, and the reliability over temperature humidity stress will fall by the bird clapper. The thickness of a conductive resin layer is thickness with 0.02mm or more desirable also from this point.

[0024] Cu, Ag, Pd, or those mixed metal powders can choose the conductive resin which can be used for this invention from much conductive resin distributed by thermoplastics, such as thermosetting resin, such as an epoxy resin, polyimide resin, and an imido denaturation epoxy resin, or a phenoxy resin, polyamide resin, polystyrene, a polysulfone, a polyurethane resin, and a polyvinyl-acetate resin. The so-called different direction conductive resin can also be used suitably. Although the potting method etc. can be used for formation of this conductive resin layer, it is desirable to use screen printing.

[0025] Subsequently, a hall device is completed by cutting for an individual element by dicing etc. to the rear face of a substrate along with the above-mentioned slitting section.

[0026] thus, the \*\* to which the judgment of the quality at the time of the hall device of this invention mounting an element in a substrate etc. since a conductive resin layer is used for connection with an external electrode does not destroy an element by observation of wetting, such as solder of observation by the optical means of a microscope etc., for example, the horizontal side, -- possible -- becoming.

[0027] Some deformation is possible to the above mode. conductive resin -- it remains as it is -- the case where mounting by the conventional solder is liked better than mounting which comes out -- a conductive resin top -- the monolayer of nickel, Ag, Au, and Pd -- or it is possible to form the laminating of those metals by electroless deposition Along with the above-mentioned slitting section, slitting can be again put in with a thinner edge in that case after formation of the above-mentioned conductive resin layer, an above-mentioned metal can be plated, and it can make by separating for an individual element after that. Moreover, after separating for an individual element first, the gestalt which plates a metal layer with barrel plating into a predetermined portion can also be taken.

[0028] Furthermore, the resin which was possible also for preparing the protective layer by the resin also in the rear face of a substrate in the middle of one of above-mentioned processes, and was used for the surface protection in that case can be used suitably. Moreover, when a resin carries out thermocompression bonding of the film given in the shape of a lamination in this case, a rear-face protective layer can also be formed.

[0029] Moreover, change of a part of sequence of each process which was mentioned above is also possible.

[0030] Furthermore, this invention is characterized by taking the following gestalten.

[0031] On the nonmagnetic insulation substrate which the metal layer was embedded by the portion equivalent to the side of each element, and was formed in it, a semiconductor thin film is formed by the above-mentioned method. Furthermore, many semiconductor devices and many internal electrodes are formed by the above-mentioned method on the wafer.

[0032] The nonmagnetic insulation substrate where this metal layer was embedded has the gestalt by which W metal was embedded locally for example, at the alumina substrate. This is produced through the following processes. The alumina and binder of 90% of content are mixed, and it fabricates by the doctor blade method in the shape of [ of desired thickness ] a sheet. Subsequently, it pierces, and a sheet is locally pierced with metal mold and the paste with which W metal powder was mixed by this portion is embedded. In this invention, this embedding section turns into side rear-face polar zone of a semiconductor device. Then, by the case, it prints on the portion of a request of the aforementioned W paste at the surface rear face by screen-stencil etc. This is effective in forming widely the rear-face polar zone of the semiconductor device external polar zone in this invention. Subsequently, it calcinates at a maximum of 1600 degrees C under reducing atmosphere, and the alumina substrate (metallizing alumina substrate) where W metal was embedded is completed.

[0033] Next, the process which puts in slitting follows a substrate so that each semiconductor device may be separated. The slitting depth is good at the grade in which the metal layer formed into the aforementioned substrate appears. It is simple that dicing performs and it puts in slitting with a depth of 30 micrometers in consideration of wear of a blade etc. Moreover, it is not necessary to necessarily put in slitting in the XY direction, and it may perform only the direction of X.

[0034] Next, the process which forms a protective coat on a magnetic force sencor at least continues as mentioned above. Under the present circumstances, it is possible to form a protective coat in a part of slitting section.

[0035] In order to tie the pattern of an internal electrode to an external electrode as it is, a conductive resin layer is formed by the above-mentioned method on a metaled internal electrode.

[0036] Subsequently, along with the above-mentioned slitting section, dicing etc. cuts to an individual semiconductor device to the rear face of a substrate. It is desirable in that case to cut using a blade thinner than the thickness of the blade used at the time of the above-mentioned slitting. The width of face of the half of the difference of the thickness of these two blades serves as a part to which conductive resin and the metal currently embedded into the nonmagnetic insulation substrate are joined.
[0037] Plating for finally covering the metal which fitted soldering at the metal section in the conductive resin layer of a semiconductor device and the nonmagnetic insulation substrate which appeared by cutting and the metal section on the rear face of a nonmagnetic insulation substrate, i.e., the exposed metal section, with barrel plating is performed. As this covering, electrolysis plating or electroless deposition is possible for any method.

[0038] this invention is characterized by processing the whole wafer collectively in this way, and element-izing very simple. [0039]

[Example] Although the example of this invention is explained with reference to a drawing below, this invention is not limited to these examples.

[0040] (Example 1) The typical cross section of the example of the hall device by this invention is shown in <u>drawing 1</u>. In <u>drawing 1</u>, 1 is an alumina substrate, 2 is the internal electrode of a semiconductor device, and it consists of a metal. The conductive resin layer by which 3 was formed in the magnetic force sencor of a semiconductor device, and 4 was formed on the internal electrode 2, the solder resist to which 5a covered the magnetic force sencor 3, and 5b are the solder resists on the rear face of a substrate.

[0041] The process for producing the hall device shown in <u>drawing 1</u> is explained using <u>drawing 2</u> - <u>drawing 5</u>. <u>Drawing 2</u> (A) shows signs that the pattern of many semiconductor devices is formed on the alumina substrate 1, and <u>drawing 2</u> (B) is the elements on larger scale of <u>drawing 2</u> (A) for the internal electrode 2 of each semiconductor device and the configuration of a magnetic force sencor 3 being shown. The wafer of the state which showed in <u>drawing 2</u> was produced through the following processes. On the alumina substrate whose thickness is 0.2mm, the InSb thin film of 13000cm 2 of electron mobility / V/sec was formed for the diameter of 4 inches (10.2cm), and the hall device pattern was formed by the technique of photo lithography. The length of a magnetic force sencor 3 was 350 micrometers, and width of face was 170 micrometers. The size of one pellet for each hall device was a 1.3mmx0.8mm angle. Patterning for internal electrodes was performed and the internal electrode 2 was formed in the four corners of each semiconductor device by non-electrolyzed Cu plating. [0042] Next, although the solder resist was formed in the magnetic force sencor, the resist was formed only in the predetermined portion through the process of lithography after applying to the thickness of 10 micrometers. The used resist was CFPR-G -200 made from Shipley. The state is shown in drawing 3.

[0043] Next, the state where cut deeply to the substrate and 6 was put in is shown in <u>drawing 4</u> so that each semiconductor device may be separated. The depth of the slitting 6 in this case was about 100 micrometers.

[0044] Subsequently, it straddled with the internal-electrode portion of the semiconductor device which adjoins an internal-electrode portion, and the conductive resin layer 4 was formed by the thickness of 50 micrometers by screen-stencil. In this case, the used conductive resin was Asahi Chemical research Center P [LS-005]. Next, the same solder resist 5b as the above-mentioned solder resist 5a was applied all over the rear face of a substrate 1, and it was made to dry. The cross section of this state is shown in drawing 5.

[0045] Finally, along with the cutting plane line 7 shown in drawing 5, by the dicing which used the blade of 0.05mm width of face, the substrate 1 was cut and it separated into the individual hall device.

[0046] Thus, the obtained hall device is shown in  $\underline{\text{drawing 1}}$ . The size of the hall device of this example was 1.3x0.8mm angle (namely, the same size as an element pellet), and thickness was 0.25mm. The sensitivity of this element was about 60mV of averages on condition that 1V and 0.1T.

[0047] (Example 2) The alumina substrate which supported the semiconductor thin film was made as follows.

[0048] First, the mica which carried out the cleavage was used as the vacuum evaporationo substrate, the InSb thin film with superfluous In was first formed by vacuum evaporationo, and the InSb thin film of 46000cm2/V/sec of electron mobility was formed in 0.7 micrometers in thickness by the method of subsequently carrying out the vacuum evaporationo of the Sb which forms superfluous In and a superfluous compound superfluously. Next, 55mm angle and the alumina substrate 1 with a thickness of 0.2mm were prepared, polyimide resin was dropped on the above-mentioned InSb thin film, the alumina substrate was piled up on it, the weight was placed, and it was left at 200 degrees C for 12 hours. Next, it returned to the room temperature and the mica was stripped off. It is necessary to hold down the thickness of the resin for adhesion from restrictions of height to several micrometers.

[0049] The hall device was produced like the example 1 using the alumina substrate which carried out the above InSb thin film at the time of \*\*. The size of an element was the almost same size as the element of an example 1, and sensitivity was very high as an element of an average of 210mV and this height on condition that 1V and 0.1T.

[0050] (Example 3) In an example 2, it replaces with an alumina substrate and the case where the nonmagnetic insulation substrate (metallizing alumina substrate) where the metal was embedded locally is used is shown.

[0051] The typical cross section of the example of the hall device by this invention is shown in drawing 6. In drawing 6, 8 is the alumina substrate where the metal is embedded, i.e., a metallizing alumina substrate. 9 is W metal section of a metallizing alumina substrate, and 2 is the internal electrode of a semiconductor device and consists of a metal. The conductive resin layer by which 3 was formed in the magnetic force sencor of a semiconductor device, and 4 was formed on the internal electrode 2, the solder resist to which 5 covered the magnetic force sencor 3, and 10 are nickel and Au plating sections which were formed on the external electrode.

[0052] The process for producing the hall device shown in <u>drawing 6</u> is explained using <u>drawing 7</u> - <u>drawing 11</u>. <u>Drawing 7</u> (A) shows signs that the pattern of many semiconductor devices is formed on the metallizing alumina substrate 8, and <u>drawing 7</u> (B) is the elements on larger scale of <u>drawing 7</u> (A) for the internal metal electrode 2 of each semiconductor device and the configuration of a magnetic force sencor 3 being shown. The wafer of the state which showed in <u>drawing 7</u> was produced through the following processes.

[0053] First, the mica which carried out the cleavage was used as the vacuum evaporationo substrate, the InSb thin film with superfluous In was first formed by vacuum evaporationo, and the InSb thin film of 46000cm2/V/sec of electron mobility was formed in 0.7 micrometers in thickness by the method of carrying out the vacuum evaporationo of superfluous In which exists subsequently to the inside of an InSb film, and the Sb which forms a compound superfluously. Next, 54mm angle and the metallizing alumina substrate 8 with a thickness of 0.25mm were prepared, polyimide resin was dropped on the

above-mentioned InSb thin film, the metallizing alumina substrate was piled up on it, the weight was placed, and it was left at 200 degrees C for 12 hours. Next, it returned to the room temperature and the mica was stripped off. It is necessary to hold down the thickness of the resin for adhesion from restrictions of height to several micrometers.

[0054] When a metallizing alumina substrate cuts a semiconductor device to the piece of an individual at the last hall device process, many the appearance and W metals which W metal arranges in the four corners of a semiconductor device are embedded into the alumina substrate in the shape of the pole.

[0055] Finally, alignment is carried out from a substrate appearance and a hall device pattern is formed by the technique of photo lithography so that a magnetic force sencor may be formed in the center of W metal formation section of four corners. Patterning for internal electrodes was carried out, non-electrolytic-copper plating was given, electrolytic-copper plating was further given for \*\* attachment, next the etching pattern was formed, and the magnetic force sencor 3 and the internal electrode 2 were formed by etching. The length of a magnetic force sencor 3 was 350 micrometers, and width of face was 170 micrometers. The size of one pellet for each hall device was a 1.5mmx0.8mm angle. This state is shown in drawing 8.

[0056] Next, the state where cut deeply to the substrate and 6 was put in is shown in drawing 9 so that each semiconductor device may be separated. 0. Slitting was put in with the dicing saw using the blade of 3mm width of face. The depth of the slitting 6 in this case was about 30 micrometers. While slitting became the longitudinal direction of the last piece element of an individual, it was \*\*(the direction of X)-accepted and it was carried out. The above-mentioned polyimide resin layer was broken and it changed into the state where W portion of a metallizing alumina substrate appeared.

[0057] Next, although the solder resist 5 was formed in the front face in which the magnetic force sencor is formed, only the predetermined portion was formed through the process of lithography after applying a resist to 40 micrometers in thickness. the used solder resist -- the product made from TAMURA -- it was DSR-2200BGX The state is shown in drawing 10 . [0058] Subsequently, it straddled with the internal-electrode portion of the semiconductor device which adjoins an internal-electrode portion, and the conductive resin layer 4 was formed by the thickness of 50 micrometers by screen-stencil. Under the present circumstances, the used conductive resin was Asahi Chemical research Center P [LS-005]. The cross section of this state is shown in drawing 11.

[0059] Next, along with the cutting plane line 7 shown in <u>drawing 11</u>, the dicing saw cut the substrate 1 in the XY direction using the blade of 0.1mm width of face, and it separated into the individual hall device.

[0060] Finally, the plating coat of the above-mentioned metal was given to a part of internal electrode and the conductive resin section which are protected by 3 micrometers and non-electrolyzed Au plating in nickel, and are not protected by barrel plating by 0.05 micrometers and the solder resist in Au by non-electrolyzed nickel plating, W metal section of the hall device side which appeared by cutting with the dicing saw of a metallizing alumina substrate, and W metal section in the rear face of a metallizing alumina substrate.

[0061] Thus, the obtained hall device is shown in <u>drawing 6</u>. The hall device size of this example was 0.8x1.5mm angle (namely, the same size as an element pellet), and thickness was 0.3mm. The sensitivity of this element was about 210mV of averages the condition in the flux density of input voltage 1V and 0.1T.

[0062] (Example 4) The metallizing alumina substrate which supported the semiconductor thin film was produced as follows. Thickness formed SiO2 [ 5000A ] in metallizing alumina substrate one side which is 0.25mm on 54mm square. The InSb thin film of 13000cm2/V/sec of electron mobility was formed by the vacuum deposition same moreover as an example 1. [0063] The hall device was produced like the example 3 using the metallizing alumina substrate which supported the above InSb thin film. The size of an element was the almost same size as the element of an example 3, and sensitivity was about 60mV of averages the condition in the flux density of input voltage 1V and 0.1T.

[Effect of the Invention] As explained above, according to this invention, it is a small thin shape very much, and the quality judging at the time of mounting can be performed, without destroying an element, and the hall device of pellet size with still simpler formation of a semiconductor device portion can be offered.

[Translation done.]





5/30/00

#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2000150983 A

(43) Date of publication of application: 30 . 05 . 00

(51) Int. Cl **H01L 43/04** 

(21) Application number: 11243974

(22) Date of filing: 30 . 08 . 99

(30) Priority: **31**.

31 . 08 . 98 JP 10245849

(71) Applicant:

**ASAHI KASEI DENSHI KK** 

(72) Inventor:

FUKUNAKA TOSHIAKI ARAKI HIDEKI

KURAKI KAORU MATSUI TAKEKI


#### (54) HALL ELEMENT AND ITS MANUFACTURE

### (57) Abstract:

PROBLEM TO BE SOLVED: To make the dimension of the whole body of a Hall element nearly equal to that of a mold by forming conductive resin layers on internal electrodes and parts of the side faces of protrusions and covering the partial surfaces of the internal electrodes on which the conductive resin layers and magnetism- sensitive sections are not formed with a protective film.

SOLUTION: After an IbSb thin film having electron mobility of 13.000 cm2/V/ sec is formed on an alumxna substrate 1 containing a magnetism-sensitive section 3, a Hall element pattern is formed by using the photolithography method and internal electrodes 2 are formed at four corners of individual semiconductor device by electroless Cu plating. Then conductive resin layers 4 having thicknesses of 50  $\mu m$  are screen-printed across the internal electrodes 2 of adjacent semiconductor devices. Successively, the partial surfaces of the internal electrodes 2 on which the resin layers 4 and magnetism-sensitive section 3 are not formed are covered with a solder resist 5a. Therefore, the dimension of the whole body of a Hall element can be made nearly equal to that of a mold.

COPYRIGHT: (C)2000,JPO



(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-150983 (P2000-150983A)

(43)公開日 平成12年5月30日(2000.5.30)

(51) Int.Cl.7

酸別記号

FI

テーマコード(参考)

H01L 43/04

H01L 43/04

# 審査請求 未請求 請求項の数5 OL (全 8 頁)

(71)出願人 000116851 (21)出願番号 特顧平11-243974 旭化成電子株式会社 東京都墨田区錦糸三丁目2番1号 (22)出願日 平成11年8月30日(1999.8.30) (72)発明者 福中 敏昭 宮崎県延岡市旭町6丁目4100番地 旭化成 (31)優先権主張番号 特願平10-245849 電子株式会社内 (32)優先日 平成10年8月31日(1998.8.31) (33)優先権主張国 日本 (JP) (72)発明者 荒木 秀輝 宮崎県延岡市旭町6丁目4100番地 旭化成 電子株式会社内 (74)代理人 100077481


最終頁に続く

### (54) 【発明の名称】 ホール素子およびその製造方法

## (57)【要約】

【課題】 投影寸法がペレットの寸法と実質的に等しく、薄型で、さらに実装の良否の判定が素子を破壊せずに各種の光学的手段による観察によって可能なホール素子を提供する。

【解決手段】 ホール素子は、凸形状の非磁性絶縁性基板の凸部の上面に感磁部と金属からなる内部電極を備えた半導体装置を有し、内部電極上および凸部の側面の一部に導電性樹脂層が形成されており、感磁部と内部電極の前記導電性樹脂層が形成されていない部分が保護膜で覆われている。



弁理士 谷 義一

#### 【特許請求の範囲】

【請求項1】 凸形状の非磁性絶縁性基板の凸部の上面に感磁部と金属からなる内部電極を備えた半導体装置を有し、前記内部電極上および前記凸部の側面の一部に導電性樹脂層が形成されており、前記感磁部と前記内部電極の前記導電性樹脂層が形成されていない部分が保護膜で覆われていることを特徴とするホール素子。

1

【請求項2】 前記凸形状の非磁性絶縁性基板の側面に 相当する部分が金属層で形成されていることを特徴とす る請求項1記載のホール素子。

【請求項3】 基板の表面に磁気に感ずる半導体薄膜を形成し、該半導体薄膜に最終のホール素子のパターン状に多数個の感磁部および金属からなる内部電極を形成して多数個の半導体装置を一括して形成する工程、各ホール素子の前記感磁部と前記内部電極の一部を保護膜で覆う工程、各半導体装置を分離するように前記基板に切り込みを入れる工程、前記半導体装置のそれぞれの内部電極と隣り合う半導体装置の内部電極とに跨ってかつ前記切り込み部の少なくとも一部を埋めて導電性樹脂層を形成する工程、および前記切り込み部に沿って前記基板を切断して多数個のホール素子を個別化する工程を有することを特徴とするホール素子の製造方法。

【請求項4】 それぞれの素子の側面に相当する部分が 金属層で形成された基板を用いることを特徴とする請求 項3記載のホール素子の製造方法。

【請求項5】 前記半導体装置の導電性樹脂層および露出した非磁性絶縁性基板の金属層にはんだ付けに適した金属を被覆する工程を付与してなる請求項4に記載のホール素子の製造方法。

### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、ホール素子、特に極めて薄型でかつ実装時の良否の判定を素子を破壊することなく行うことができ、さらに半導体装置部分の形成が簡便な小型のホール素子とその製造方法に関する。

#### [0002]

【従来の技術】ホール素子は、VTR、フロッピーディスクやCD-ROM等のドライブモーター用の回転位置検出センサあるいはポテンショメーター、歯車センサとして広く用いられている。これら電子部品の小型化に伴って、ホール素子もより薄型化への要求が益々強まっている。

【0003】現状の一般的なホール素子は、内部電極を有する磁気に感ずる半導体薄膜から本質的になる半導体装置を、リードフレームのアイランド部と呼ばれる部分に固着し、リードフレームと内部電極を金属細線で結線し、次いで、半導体装置を覆うリードフレームの一部を含めた部分を樹脂によりモールドし、バリ取り、フォーミング、電磁気的検査等の工程を経て製造されている。図12はこのようにして製造された素子の一例として上50

述した比較的小型の素子の外形を示す図で、(A)は側面図、(B)は平面図である。高されは0.8mm、幅wは1.25mm、リードフレームを含めた長さしおよび幅Wはそれぞれ2.1mmである。

【0004】現在市販されている最も小型のホール素子の外形寸法は、実装時の外部電極であるリードフレームを含めて、2.5×1.5mmの投影寸法で高さが0.6mm、あるいは2.1×2.1mmの投影寸法で高さが0.55mmである。これらの素子は高さの低いことが特徴になっている。

【0005】また、さらに小型化するためにリードフレームを介在させないテープキャリア方式が提案されている。この方式は、半導体装置の電極部をテープにバンプで接続して、実装基板等に実装するやり方である。これもテープの厚みの介在分だけ厚さが制限される。

【0006】特開昭60-244082号公報および特開昭60-244084号公報には、極めて薄型のホール素子がチップホール素子の名称で開示されている。すなわち、非磁性セラミック基板表面上に形成されるとともに保護膜により被覆された感磁部と、外部接続用の電極膜とを有しており、リードフレームもモールド樹脂もないホール素子であり、極めて薄いものである。しかし、上記の電極は蒸着によって側面にも付着するようにしなければならず、電極と感磁部の接触に特殊な蒸着技術を必要としていた(特開昭60-244083号公報、特開昭61-59786号公報参照)。

#### [0007]

【発明が解決しようとする課題】本発明は、上述した従来の問題点を解決し、極めて薄型でかつ実装時の良否の 30 判定を素子を破壊することなく行うことができ、さらに 半導体装置部分の形成が簡便で、かつペレットサイズ の、すなわちホール素子の寸法がペレットの寸法と実質 的に等しいホール素子とその製造方法を提供することを 課題とする。

#### [0008]

【課題を解決するための手段】本発明者らは、鋭意検討を重ねた結果、前述したようなリードフレームを用いている限り、特に投影面積の上での小型化と薄型化には自ずと限界があるという結論に達した。素子はモールドされるのであるが、モールド寸法自体は1.5×1.5mm程度にできても、そこからはみ出たリードフレームを実装のためにフォーミングする必要があり、そのはみだし部分が小型化の足枷になっている。また、リードフレームを薄くするにも限界があること、リードフレームの表裏をモールド樹脂で覆う必要があることなどで、高さの減少にも限界がある。

【0009】本発明は、このような結論から出発し、ホール素子全体の寸法を、実装用電極も含めてモールド寸 法程度にする工夫からなされた。

【0010】すなわち、本発明によるホール素子は、凸

形状の非磁性絶縁性基板の凸部の上面に感磁部と金属からなる内部電極を備えた半導体装置を有し、前記内部電極上および前記凸部の側面の一部に導電性樹脂層が形成されており、前記感磁部と前記内部電極の前記導電性樹脂層が形成されていない部分が保護膜で覆われていることを特徴とする。

【0011】また、本発明によるホール素子は、凸形状の非絶縁性基板の側面に相当する部分が金属層で形成されていることを特徴とする。

【0012】また、本発明によるホール素子の製造方法は、基板の表面に磁気に感ずる半導体薄膜を形成し、該半導体薄膜に最終のホール素子のパターン状に多数個の感磁部および金属からなる内部電極を形成して多数個の半導体装置を一括して形成する工程、各ホール素子の前記感磁部と前記内部電極の一部を保護膜で覆う工程、各半導体装置を分離するように前記基板に切り込みを入れる工程、前記半導体装置のそれぞれの内部電極と隣り合う半導体装置の内部電極とに跨ってかつ前記切り込み部の少なくとも一部を埋めて導電性樹脂を形成する工程、および前記切り込み部に沿って前記基板を切断して多数個のホール素子を個別化する工程を有することを特徴とする。

【0013】また、本発明によるホール素子の製造方法は、それぞれの素子の側面に相当する部分が金属層で形成された基板を用いることを特徴とし、前記製造方法により、多数個のホール素子を個別化した後、半導体装置の導電性樹脂層および露出した非磁性絶縁性基板の金属層にはんだ付けに適した金属を被覆する工程を付与することを特徴とする。

【0014】ホール素子をこの様な構造にすることによって、例えば、 $0.8\times1.5$ mmの投影寸法で高さが0.3mmといった極めて小型かつ薄型のホール素子が簡便な方法によって実現可能になった。

【0015】本発明のホール素子における半導体装置を構成する磁気に感ずる半導体薄膜は、インジウムアンチモン、ガリウム砒素、インジウム砒素等の化合物半導体あるいは(インジウム、ガリウム) - (アンチモン、砒素)の3元または4元化合物半導体薄膜から選択できる。いわゆる量子効果素子も使用できる。これらの化合物半導体薄膜は、種々の基板上に形成されるが、その基板としては、非磁性のセラミックス、石英等のガラス基板、サファイア等の無機基板を使用することができるが、安く、かつ工程に対して安定であるという点ではセラミックスが好適に使用できる。

【0016】より高感度の半導体装置として、半導体薄膜を一旦良好な結晶性基板に蒸着によって形成し、それを樹脂を介して上述の非磁性基板に写し取ったような形態がある。本発明者等は、インジウムアンチモン系の高移動度化、つまり高感度化のための蒸着方法を種々提案してきたが、これらの方法によって作製した半導体薄膜

を本発明に好適に適用できる(特公平1-13211号公報、特公平1-15135号公報、特公平2-47849号公報、特公平3-59571号公報参照)。

【0017】感磁部および電極部のパターニングは、従来の組立方法である金線ボンディング法をとる場合には、少なくとも3回も感光性レジストの塗布、乾燥、パターニング、レジスト除去の工程を経ねばならず、生産性の上でネックとなっているのが現状である。本発明によれば、導電性樹脂により外部電極に接続される構造になるので、大幅な工程短縮が図られることになる。

#### [0018]

【発明の実施の形態】半導体装置は、一般に多段プロセスを経てウエハー上に同時に多数固形成される。その際、磁電変換素子(ホール素子)として使用されるために、1個の素子について一般に4つの内部電極が一括して形成される。その内部電極に金等の金属細線を介在させないで、直接外部電極に結線できるようにするのが、本発明の特徴の一つである。

【0019】上述したようなウエハーを用意し、そのウエハー上の多数個の半導体装置に多数個の内部電極を形成する。内部電極の材料としては、A1、Cu、Pd等の金属が適用される。その形成方法としては、メッキや蒸着等が適用できる。そのうち、導電性の点や安価に形成できる点で無電解メッキによるCuが好適に使用できる。

【0020】次に、少なくとも感磁部上に保護膜を形成する工程が続く。この際、感光性樹脂を使用するのが簡便である。例えば、ソルダーレジストや感光性ポリイミドを使用すれば、普通のマスクを用いた露光現像工程により精度良く保護膜を形成できる。また、この段階あるいはその前の段階で金属酸化物やガラスのような絶縁物を少なくとも受感部の上に積層してより信頼性の向上を図るような、いわゆるパッシベーション層を設けることもできる。

【0021】次いで、各半導体装置を分離するように基板に切り込みを入れる工程が続く。この工程はダイシングによって行うのが簡便である。

【0022】内部電極のパターンをそのまま外部電極につなげるためのパターンにすることも本発明の特徴である。そのために、金属の内部電極上に導電性樹脂層を形成する。例えば、導電性樹脂を印刷でウエハー上に刷り込む形態や、あるいは、いわゆるリフトオフ法を利用して導電性樹脂層を付与する形態がとられる。その際、隣り合う素子の内部電極に跨るように導電性樹脂層を形成するのがより好ましい形態である。この際、前述の切り込み部の側面の少なくとも基板上面と連続している部分にも導電性樹脂層がうまく形成される。上面から少なくとも0.1mmのところまでは導電性樹脂層が形成される。

【0023】感磁部のパターニングをするためのエッチ

30

5

ング工程は、金属による内部電極の形成の前あるいは後に行われる。金属内部電極の上に導電性樹脂層を0.02mm以上の厚みに形成する。この厚みが0.02mm未満であると下記のような問題が生じる。すなわち、素子の完成後、素子を基板に実装する際に、はんだにより電極部を形成するが、はんだの溶融時に導電性物体がはんだに食われ、断線につながる場合がある。また、導電性樹脂層の厚みは前述した保護膜の厚みよりも大きいことが必要である。さもなければ、保護膜が邪魔になって外部への実装が困難になる。導電性樹脂層の厚みが薄くなれば、表面感磁部側に形成される樹脂がさらに薄くなることにより、温度湿度ストレスに対する信頼性が低下する。この点からも、導電性樹脂層の厚みは0.02mm以上が好ましい厚みである。

【0024】本発明に使用できる導電性樹脂は、Cu、Ag、Pdあるいはそれらの混合金属粉末がエポキシ樹脂、ポリイミド樹脂、イミド変性エポキシ樹脂等の熱硬化性樹脂、あるいはフェノキシ樹脂、ポリアミド樹脂、ポリスチレン、ポリスルホン、ポリウレタン樹脂、ポリビニルアセテート樹脂等の熱可塑性樹脂に分散された多くの導電性樹脂の中から選択できる。いわゆる異方導電性樹脂も好適に使用できる。この導電性樹脂層の形成にはポッティング法等が使用できるが、スクリーン印刷法を用いるのが好ましい。

【0025】次いで、前述の切り込み部に沿って基板の 裏面までダイシング等により個別の素子に切断すること によってホール素子が完成する。

【0026】このように、本発明のホール素子は、導電性樹脂層が外部電極との接続に使用されるので、素子を基板等に実装する際の良否の判定が、顕微鏡などの光学的手段による観察、例えば横側面へのはんだなどの濡れの観察により、素子を破壊せずに可能になる。

【0027】以上の態様に対して幾つかの変形が可能である。導電性樹脂そのままでの実装よりも従来のはんだによる実装を好む場合には、導電性樹脂の上にNi、Ag、Au、Pdの単層をあるいはそれらの金属の積層を無電解メッキで形成することが可能である。その場合、例えば、上記の導電性樹脂層の形成後に前述の切り込み部に沿って、より薄い刃で再度切り込みを入れ、上述の金属をメッキし、その後、個別素子に切り離すことによって作ることができる。また、まず個別素子に切り離した後に、バレルメッキで所定部分に金属層をメッキする形態もとり得る。

【0028】さらに、上述のいずれかの工程の途中で基板の裏面にも樹脂による保護層を設けることも可能であって、その場合、表面保護に用いた樹脂を好適に使用できる。また、この場合には、樹脂がラミネート状に付与されたフィルムを熱圧着することによって裏面保護層の形成を行うこともできる。

【0029】また、上述したような各工程の一部の順序

の変更も可能である。

【0030】さらに、本発明は、次のような形態をとることを特徴とする。

【0031】それぞれの素子の側面に相当する部分に金 属層が埋め込まれて形成された非磁性絶縁性基板上に、 上述の方法で半導体薄膜を形成する。さらにそのウエハ 一上に多数個の半導体装置と多数個の内部電極を上述の 方法で形成する。

【0032】この金属層が埋め込まれた非磁性絶縁性基板は、例えば、アルミナ基板にW金属が局部的に埋め込まれた形態がある。これは、次のような工程を経て作製する。90%の含有量のアルミナとバインダーを混合し、ドクターブレード法で所望の厚さのシート状に成形する。次いで打ち抜き金型によって局部的にシートを打ち抜き、この部分にW金属粉が混合されたペーストを埋め込む。本発明において、この埋め込み部が半導体装置の側面裏面電極部となる。その後、場合によっては、表面裏面に前記Wペーストを所望の部分にスクリーン印刷等でプリントする。これは、本発明において半導体装置外部電極部の裏面電極部を広く形成するのに有効である。次いで、還元雰囲気下で最大1600℃で焼成して、W金属が埋め込まれたアルミナ基板(メタライズ・アルミナ基板)が完成する。

【0033】次に、各半導体装置を分離するように基板に切り込みを入れる工程が続く。切り込み深さは、前記基板中に形成された金属層が出現する程度で良い。ダイシングによって行うのが簡便であり、ブレードの摩耗等を考慮し、例えば $30\mu$ mの深さの切り込みを入れる。また、切り込みは必ずしもXY方向に入れる必要はなく、X方向のみ行なっても良い。

【0034】次に、前述のように、少なくとも感磁部上に保護膜を形成する工程が続く。この際、切り込み部の一部にも保護膜を形成することが可能である。

【0035】内部電極のバターンをそのまま外部電極につなげるために、金属の内部電極上に導電性樹脂層を前述の方法で形成する。

【0036】次いで、前述の切り込み部に沿って基板の 裏面までダイシング等によって個別の半導体装置に切断 する。その際、前述の切り込み時に使用したプレードの 厚さより薄いブレードを使用して切断することが好まし い。この二つのブレードの厚さの差の半分の幅が、導電 性樹脂と非磁性絶縁性基板中に埋め込まれている金属と が接合される部位となる。

【0037】最後に、バレルメッキにより、半導体装置の導電性樹脂層や、切断により出現した非磁性絶縁性基板中の金属部および非磁性絶縁性基板裏面の金属部、すなわち露出した金属部にはんだ付けに適した金属を被覆するためのメッキを行う。この被覆としては、電解メッキなど何れの方法も可能である。

【0038】本発明は、かくしてウエハー全体を一括し

30

50

て処理して極めて簡便に素子化することを特徴とするも のである。

[0039]

【実施例】以下に図面を参照して本発明の実施例を説明 するが、本発明はこれらの実施例に限定されるものでは ない。

【0040】(実施例1)図1に本発明によるホール素子の実施例の模式的断面図を示す。図1において、1はアルミナ基板、2は半導体装置の内部電極であり金属からなる。3は半導体装置の感磁部、4は内部電極2上に形成された導電性樹脂層、5 a は感磁部3を覆ったソルダーレジスト、5 b は基板裏面のソルダーレジストである。

【0041】図1に示したホール素子を作製するための工程を図2~図5を用いて説明する。図2(A)はアルミナ基板1上に多数個の半導体装置のパターンが形成されている様子を示し、図2(B)は、各半導体装置の内部電極2、感磁部3の形状を示すための図2(A)の部分拡大図である。図2に示した状態のウエハーを次のような工程を経て作製した。直径4インチ(10.2 cm)で厚さが0.2 mmのアルミナ基板上に、電子移動度13000 cm²/V/secのInSb薄膜を形成し、フォトリソグラフィーの手法でホール素子パターンを形成した。感磁部3の長さは350 $\mu$ m、幅は170 $\mu$ mであった。各ホール素子のための一つのペレットの大きさは1.3 mm×0.8 mm角であった。内部電極用のパターニングを行い、個々の半導体装置の四隅に無電解Cuメッキによって内部電極2を形成した。

【0042】次に、感磁部にソルダーレジストを形成するが、レジストを厚み $10\mu$ mに塗布後、リソグラフィーの工程を経て所定の部分にのみ形成した。使用したレジストはシップレイ社製CFPR-G-200であった。その状態を図3に示す。

【0043】次に、各半導体装置を分離するように、基板に切り込み6を入れた状態を図4に示す。この際の切り込み6の深さは約100μmであった。

【0044】次いで、内部電極部分に隣り合う半導体装置の内部電極部分と跨ってスクリーン印刷により50μmの厚さで導電性樹脂層4を設けた。この際に用いた導電性樹脂は(株)アサヒ化学研究所製のLS-005Pであった。次に、上記のソルダーレジスト5aと同じソルダーレジスト5bを基板1の裏面の全面に塗布し乾燥させた。この状態の断面図を図5に示す。

【0045】最後に、図5に示した切断線7に沿って、 0.05mm幅のブレードを使用したダイシングによっ て基板1を切断し、個別のホール素子に分離した。

【0046】このようにして得られたホール素子は図1に示したものである。本実施例のホール素子の寸法は、1.3×0.8mm角(すなわち、素子ペレットと同つの寸法)で、厚さが0.25mmであった。この素子の

感度は1V、0.1Tの条件で平均約60mVであった。

【0047】(実施例2)半導体薄膜を担持したアルミナ基板を以下のようにして作った。

【0048】まず、劈開した雲母を蒸着基板にして、初めに I n 過剰の I n S b 薄膜を蒸着により形成し、次いで過剰の I n E と化合物を形成する E b を過剰に蒸着する方法により、電子移動度 E 4 E 0 E 0 E c の E E の E の E を E の E を E の E の E を E の E を E の E の E を E の E を E の E を E の E を E の E を E の E を E の E を E の E を E の E を E の E を E の E を E の E を E の E を E の E の E の E を E の

【0049】以上のInSb薄膜を担時したアルミナ基板を用いて、実施例1と同じようにして、ホール素子を作製した。素子の寸法は実施例1の素子とほぼ同じ寸法であり、感度は1V、0.1Tの条件で平均210mVとこの高さの素子としては極めて高いものであった。

【0050】(実施例3)実施例2において、アルミナ 基板に代えて、金属が局部的に埋め込まれた非磁性絶縁 性基板(メタライズ・アルミナ基板)を使用した場合を 示す。

【0051】図6に、本発明によるホール素子の実施例の模式的断面図を示す。図6において、8は、金属が埋め込まれているアルミナ基板、すなわちメタライズ・アルミナ基板である。9はメタライズ・アルミナ基板のW金属部であり、2は半導体装置の内部電極であり金属からなる。3は半導体装置の感磁部、4は内部電極2上に形成された導電性樹脂層、5は感磁部3を覆ったソルダーレジスト、10は外部電極上に形成したNi、Auメッキ部である。

【0052】図6に示したホール素子を作製するための工程を、図7~図11を用いて説明する。図7(A)は、メタライズ・アルミナ基板8上に多数個の半導体装置のパターンが形成されている様子を示し、図7(B)は、各半導体装置の内部金属電極2、感磁部3の形状を示すための図7(A)の部分拡大図である。図7に示した状態のウエハーを次のような工程を経て作製した。

【0053】まず、劈開した雲母を蒸着基板にして、はじめにIn過剰のInSb薄膜を蒸着により形成し、次いでInSb膜中にある過剰のInと化合物を形成するSbを過剰に蒸着する方法により、電子移動度46000cm²/V/secのInSb薄膜を厚さ0.7μmに形成した。次に54mm角、厚さ0.25mmのメタライズ・アルミナ基板8を準備し、上記のInSb薄膜上にポリイミド樹脂を滴下し、メタライズ・アルミナ基板をその上に重ね、重石を置いて200℃で12時間放置した。次に室温に戻し、雲母を剥ぎ取った。高さの制

約から接着のための樹脂の厚さは数  $\mu$  mに抑える必要がある。

【0054】メタライズ・アルミナ基板は、最後のホール素子工程で半導体装置を個片に切断した際に半導体装置の四隅にW金属が配置する様、W金属がポール状にアルミナ基板中に多数埋め込まれている。

【0055】最終的に、四隅のW金属形成部の中央に感磁部を形成するように、基板外形から位置合わせを実施し、フォトリソグラフィーの手法でホール素子パターンを形成する。内部電極用のパターニングを実施し、無電解銅メッキを施し厚付けのため更に電解銅メッキを施し、次にエッチングパターンを形成して、エッチングにより、感磁部3と内部電極2を形成した。感磁部3の長さは350 $\mu$ m、幅は170 $\mu$ mであった。各ホール素子のための一つのペレットの大きさは1.5mm×0.8mm角であった。この状態を図8に示す。

【0056】次に、各半導体装置を分離するように、基板に切り込み6を入れた状態を図9に示す。0.3mm幅のブレードを使用してダイシングソーで切り込みを入れた。この際の切り込み6の深さは約 $30\mum$ であった。切り込みは最終の個片素子の長手方向になる一方向(X方向)のみ実施した。上記ポリイミド樹脂層を破り、メタライズ・アルミナ基板のW部分が出現した状態となった。

【0057】次に、感磁部が形成されている表面にソルダーレジスト5を形成するが、レジストを厚さ $40\mu$ mに塗布後、リソグラフィーの工程を経て所定の部分のみ形成した。使用したソルダーレジストは、タムラ社製DSR-2200BGXであった。その状態を図10に示す。

【0058】次いで、内部電極部分に隣り合う半導体装置の内部電極部分と跨ってスクリーン印刷により50μmの厚さで導電性樹脂層4を形成した。この際用いた導電性樹脂は(株)アサヒ化学研究所製のLS-005Pであった。この状態の断面図を図11に示す。

【0059】次に、図11に示した切断線7に沿って、0.1mm幅のブレードを使用してダイシングソーで基板1をXY方向に切断し、個別のホール素子に分離した。

【0060】最後に、バレルメッキにより、無電解NiメッキでNiを3μm、無電解AuメッキでAuを0.05μm、ソルダーレジストで保護されていない内部電極の一部と導電性樹脂部とメタライズ・アルミナ基板のダイシングソーでの切断によって出現したホール素子側面のW金属部とメタライズ・アルミナ基板の裏面にあるW金属部に上記金属のメッキ被膜を施した。

【0061】このようにして得られたホール素子は、図6に示したものである。本実施例のホール素子寸法は、0.8×1.5mm角(すなわち、素子ペレットと同つの寸法)で、厚さが0.3mmであった。この素子の感

度は入力電圧1V、0.1Tの磁束密度中の条件で平均約210mVであった。

【0063】以上のInSb薄膜を担持したメタライズ・アルミナ基板を用いて、実施例3と同じようにして、ホール素子を作製した。素子の寸法は実施例3の素子とほぼ同じ寸法であり、感度は、入力電圧1V、0.1Tの磁束密度中の条件で平均約60mVであった。

#### [0064]

【発明の効果】以上説明したように、本発明によれば、極めて小型薄型でかつ実装時の良否判定を素子を破壊することなく行うことができ、さらに半導体装置部分の形成が簡便なペレットサイズのホール素子を提供することができる。

#### 20 【図面の簡単な説明】

40

【図1】本発明によるホール素子の一実施例の模式的断 面図である。

【図2】図1に示した実施例の製造方法の工程図であって、セラミック基板上に内部電極と感磁部を多数個形成した状態を示す図である。

【図3】図1に示した実施例の製造方法の工程図であって、保護層として感磁部上にソルダーレジストを形成した状態を示す図である。

【図4】図1に示した実施例の製造方法の工程図であっ 30 て、半導体装置を分離するように基板に切り込みを入れ た状態を示す図である。

【図5】図1に示した実施例の製造方法の工程図であって、内部電極上に導電性樹脂層を形成した状態を示す図である。

【図6】本発明によるホール素子の一実施例の模式的断 面図である。

【図7】図6に示した実施例の製造方法の工程図であって、メタライズ・アルミナ基板上に内部電極と感磁部を 多数個形成した状態を示す図である。

【図8】図6に示した実施例の製造方法の工程図であって、メタライズ・アルミナ基板上に内部電極と感磁部を 多数個形成した状態を示す断面図である。

【図9】図6に示した実施例の製造方法の工程図であって、半導体装置を分離するように基板に切り込みを入れた状態を示す図である。

【図10】図6に示した実施例の製造方法の工程図であって、保護層として感磁部上にソルダーレジストを形成した状態を示す図である。

【図11】図6に示した実施例の製造方法の工程図であって、内部電極上に導電性樹脂層を形成した状態を示す

### 図である。


【図12】従来のホール素子の形状を示す図である。 【符号の説明】

- 1 アルミナ基板
- 2 内部電極
- 3 感磁部
- 4 導電性樹脂層


\*5 ソルダーレジスト

- 6 切り込み
- 7 切断線
- 8 メタライズ・アルミナ基板
- 9 メタライズ・アルミナ基板中のW金属部
- 10 Ni、Auメッキ部


【図1】




[図4]




【図2】




【図3】





[図8]





【図9】







(A)









【図10】







【図11】


【図7】





【図12】





フロントページの続き

# (72)発明者 久良木 薫

宮崎県延岡市旭町6丁目4100番地 旭化成電子株式会社内

# (72)発明者 松居 雄毅

東京都千代田区内幸町1-1-1 旭化成 電子株式会社内